中国汽车工程师之家--聚集了汽车行业80%专业人士 

论坛口号:知无不言,言无不尽!QQ:542334618 

本站手机访问:直接在浏览器中输入本站域名即可 

  • 775查看
  • 0回复

[分享] 板级多芯片间的高速通信技术

[复制链接]


该用户从未签到

发表于 6-5-2024 15:25:11 | 显示全部楼层 |阅读模式

汽车零部件采购、销售通信录       填写你的培训需求,我们帮你找      招募汽车专业培训老师


一、概述

在车载通信技术的应用中按宏观与‘微观’观察角度的不同可将其大致分为车内有线通信技术、车外无线通信技术以及板级高速通信技术三类,本文主要介绍‘微观’层面下的板级高速通信技术,此技术的使用根据实际应用场景的不同又进化出如SPI(Serial Peripheral Interface,串行外设接口)、IIC(InterIntegrated Circuit,集成电路总线)和PCIe(Peripheral Component Interconnect Express)等技术。

板级多芯片间的高速通信技术w1.jpg
图1 车载通信技术
二、SPI总线

一种采用主从架构的高速同步全双工串行通信技术,此架构下一个主设备(主芯片)通过其硬件串口的MISO(Master Input Slave Output)、MOSI(MasterOutput Slave Input,)、SCLK(Serial Clock)以及CS(Chip Select)通道与一个或多个从设备(从芯片)形成互联。其中,MISO通道负责主设备端输入从设备端输出,MOSI通道负责主设备端输出从设备端输入,SCLK通道负责由主设备所产生的时钟信号,CS负责主设备产生的设备使能信号也叫片选信号。

通过上述通道在设备之间形成的多级联示意图如下:

板级多芯片间的高速通信技术w2.jpg
图2 多联级SPI架构示意
当SPI总线要开始进行数据传输时,主设备会通过对应的CS线向从设备发送使能信号,被使能的从设备便进入待工作模式。在数据传输过程中,当SCLK的时钟信号处于上升沿或者下降沿时,主设备会从字节数据的高位开始向数据线上发送数据,而在下一个下降沿或者上升沿到来时,从设备便从数据线上读取相关数据,由此便完成了一位数据的传输,直到8个时钟周期后即可完成一个字节数据的传输。SPI的传输速率受到最大时钟频率和CPU处理能力的影响,一般最高可达50Mbits/s,该总线技术的典型应用有如在BMS系统中通过iso SPI通信技术让系统形成菊花链式通信架构。

三、IIC总线

IIC也称I2C是一种半双工串行总线技术,该技术在诸多板级总线技术中所使用的信号线是最少的,只有时钟线SCL(Serial Clock)和数据线SDA(Serial Data)两路,其中SCL通过方波信号提供时钟节拍,SDA使用高低电平的变换传输二进制数据。此两者都是双向的,空闲时二者都为高电平状态,且当SCL处于高电平期间,SDA的数据必须要保持稳定,唯有SCL处于低电平时,SDA的状态方可变化,其数据传输过程如下示意:

板级多芯片间的高速通信技术w3.jpg
图3 IIC数据传输过程示意
在数据传输时,输出到SDA线上的每个字节必须是8位,且每次传输的字节不受限制,但每个字节必须要有一个应答ACK。虽然IIC总线技术所使用的信号线少,但该技术同时也具有自动寻址、多主机时钟同步和仲裁等功能。也正是其信号线少的原因,因此在制版中具有占用面积小、布置灵活且简单的特点,这些特性也让该技术在车用控制器中被得以广泛应用。

IIC常使用多主多从架构,允许多个器件并联在IIC总线上,每个器件有特定的地址,分时共享IIC总线,其数据传输速率最高可达5Mbit/s,采用多主从架构下的IIC总线技术示意如下:

板级多芯片间的高速通信技术w4.jpg
图4 多主从IIC总线架构
四、PCIe

PCIe是一种高速串行计算机扩展总线技术,由于其所具有的数据传输速率高、抗干扰能力强、传输距离远、功耗低等特性,在汽车智能化的过程中此技术逐渐由通信领域被应用到车载领域之中。

PCIe使用点对点串行收/发链路将各PCIe设备连接到主机上,每个数据发送端与接收端可各自独立工作,且支持全双工通信,其传输数据量的大小由通道数量决定,每个通道有一收一发两对数据线,每一对数据线又由两根差分线构成,由此4根数据线组成了一个连接通道,这一个连接通道称为X1,同理,若具有多连接通道,则称为Xx,每个通道在一个时钟周期中可向各方向传输1bit的数据。

目前该技术在车用领域用于板级间的协议版本多采用PCIe3.0,该协议下每条通道可支持最高7.877Gbits/s 的传输速率。由于该总线技术传输速率高,通常被用于如ADAS、导航等方面,使用该技术在多颗SOC芯片间形成的板级通信架构示意如下:

板级多芯片间的高速通信技术w5.jpg
图5 PCIe多联级架构示意

快速发帖

您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|手机版|小黑屋|Archiver|汽车工程师之家 ( 渝ICP备18012993号-1 )

GMT+8, 15-1-2025 17:13 , Processed in 0.324524 second(s), 31 queries .

Powered by Discuz! X3.5

© 2001-2013 Comsenz Inc.